適合元器件測(cè)試用設(shè)備

在用于惡劣環(huán)境的半導(dǎo)體電子元件的制造中,，IC封裝組裝和工程和生產(chǎn)的測(cè)試階段包括在溫度（-85℃至+ 250℃）下的電子冷熱測(cè)試和其他環(huán)境測(cè)試模擬。

半導(dǎo)體芯片高低溫試驗(yàn)箱Chiller,TES-45A25

半導(dǎo)體芯片高低溫試驗(yàn)箱Chiller,TES-45A25

　測(cè)試機(jī)機(jī)身是一種標(biāo)準(zhǔn)化的設(shè)備,，內(nèi)部可以插入不同的測(cè)試板卡。測(cè)試機(jī)廠會(huì)設(shè)計(jì)出一系列的測(cè)試板卡,，每一種測(cè)試板卡可以滿足對(duì)某些功能的測(cè)試,，測(cè)試廠在做芯片測(cè)試的時(shí)候,，需要根據(jù)芯片的功能特性選擇不同的測(cè)試板卡進(jìn)行搭配。

此外,，每一種芯片都需要編寫(xiě)一套*的測(cè)試程序,。因此，測(cè)試機(jī)的定制性主要體現(xiàn)在測(cè)試板卡的定制和測(cè)試程序的定制,。

　　隨著芯片制程越來(lái)越小,，其工藝難度也呈指數(shù)型上升。以10nm工藝為例,，全工藝步驟數(shù)超過(guò)1300道,，7nm工藝則超過(guò)1500道，其中任何一道工藝出錯(cuò)都可能導(dǎo)致生產(chǎn)的集成電路不合格,，拉低良品率,。

集成電路測(cè)試設(shè)備主要包括測(cè)試機(jī)、探針臺(tái)和分選機(jī),。在所有的測(cè)試環(huán)節(jié)中都會(huì)用到測(cè)試機(jī),，不同環(huán)節(jié)中測(cè)試機(jī)需要和分選機(jī)或探針臺(tái)配合使用。

因此,，為了及時(shí)發(fā)現(xiàn)不穩(wěn)定因素,、提高生產(chǎn)良率，測(cè)試環(huán)節(jié)貫穿在集成電路的生產(chǎn)流程里,，測(cè)試設(shè)備則是其中的關(guān)鍵,。

　　集成電路工藝繁多復(fù)雜，其中任何一道工藝出錯(cuò)都可能導(dǎo)致生產(chǎn)的集成電路不合格,，拉低良品率,。

因此,，測(cè)試環(huán)節(jié)對(duì)于集成電路生產(chǎn)而言至關(guān)重要,。集成電路測(cè)試設(shè)備不僅可用于判斷被測(cè)芯片或器件的合格性，同時(shí)還可提供關(guān)于設(shè)計(jì),、制造過(guò)程的薄弱環(huán)節(jié)信息,，有助于提高芯片制造水平，從源頭提高芯片的性能和可靠性,。集成電路的測(cè)試環(huán)節(jié),，主要包括芯片設(shè)計(jì)中的設(shè)計(jì)驗(yàn)證、晶圓制造中的晶圓測(cè)試（CP測(cè)試）和封裝完成后的成品測(cè)試（FT測(cè)試）,。

 　　接觸孔的直徑通常都是1-2um別,，因此，晶圓測(cè)試對(duì)探針臺(tái)的精度要求非常高,，如果稍有偏差,，探針將有較大可能扎壞晶圓,，因此，探針臺(tái)的技術(shù)難度較大,。