半體曝光設(shè)備的應(yīng)用

半導(dǎo)體曝光裝置用于包含MOS（金屬氧化物半導(dǎo)體）,、FET（場(chǎng)效應(yīng)晶體管）等半導(dǎo)體元件的IC（集成電路）的制造工序中的曝光工序,。

在IC制造過(guò)程中，在硅晶片上依次重復(fù)光刻和蝕刻循環(huán),，并且在將氧化硅,、金屬等層層壓并加工成預(yù)定圖案的過(guò)程中，半導(dǎo)體元件所需的特性被加工為執(zhí)行得如此,，它已經(jīng) .例如,，在n型MOS（NMOS）的情況下，在p型硅基板的柵極區(qū)域上形成氧化硅膜和柵極金屬,，并且將高濃度的雜質(zhì)離子注入到漏極和源極中,。這形成了n型（n+型）MOS。這一系列工序中的光刻工序和蝕刻工序如圖所示地構(gòu)成(成膜工序S1～抗蝕劑剝離工序S6),。 

其中,，曝光工序(S3)使用半導(dǎo)體曝光裝置來(lái)進(jìn)行。根據(jù)電路圖案的尺寸和半導(dǎo)體元件的 ,，使用不同的 ,。

 關(guān)于EUV曝光設(shè)備

EUV（Extreme Ultraviolet的縮寫(xiě)）曝光設(shè)備是一種使用被稱(chēng)為極紫外光的極短波長(zhǎng)光的半導(dǎo)體曝光設(shè)備?？梢约庸な褂肁rF準(zhǔn)分子激光的傳統(tǒng)曝光設(shè)備難以加工的 細(xì)尺寸,。

半導(dǎo)體小型化正在按照摩爾定律進(jìn)行（半導(dǎo)體集成電路的高度集成度和功能將在三年內(nèi)提高四倍）。到目前為止,，通過(guò)稱(chēng)為步進(jìn)器的縮小投影曝光技術(shù),、更短的曝光波長(zhǎng)和浸沒(méi)式曝光技術(shù)的開(kāi)發(fā),，分辨率已得到顯著提高。

小型化是指晶圓上可印刷的最小加工尺寸變得更小,，最小加工尺寸R由下面的瑞利方程表示,。
　R=k·λ/NA *k為比例常數(shù),，λ為曝光波長(zhǎng),，NA為曝光光學(xué)系統(tǒng)的數(shù)值孔徑

通過(guò)各種技術(shù)的發(fā)展，通過(guò)減小k,、減小λ和增大NA來(lái)實(shí)現(xiàn)小型化,。
EUV曝光設(shè)備被認(rèn)為是一種可以通過(guò)縮短曝光波長(zhǎng)來(lái)克服以往限制的技術(shù)，近年來(lái)已實(shí)現(xiàn)量產(chǎn),。

關(guān)于半導(dǎo)體曝光設(shè)備的價(jià)格

半導(dǎo)體光刻設(shè)備目前對(duì)于半導(dǎo)體的高效量產(chǎn)來(lái)說(shuō)是 的,，但據(jù)稱(chēng)它是  的機(jī)器，而且價(jià)格昂貴,。

半導(dǎo)體曝光設(shè)備中使用的光源的波長(zhǎng)越短,，可以形成的圖案 并且曝光設(shè)備變得越昂貴。據(jù)稱(chēng)每個(gè)波長(zhǎng)的成本為i-line約4億日元,、KrF約13億日元,、ArF干式約20億日元、ArF浸沒(méi)式約60億日元,、EUV約200億日元,。

電路越小，可以實(shí)現(xiàn)越快的信號(hào)傳輸和節(jié)能,，但近年來(lái),，由于小型化，無(wú)法忽視工藝成本的增加,，包括半導(dǎo)體曝光設(shè)備的價(jià)格,。

就半導(dǎo)體光刻設(shè)備所需的性能而言，從半導(dǎo)體制造的成本角度來(lái)看,，半導(dǎo)體光刻設(shè)備的吞吐量也是一個(gè)重要指標(biāo),。吞吐量是表示電路圖案曝光速度的性能，隨著吞吐量的增加,，每個(gè)硅芯片的制造成本 降低,。這在半導(dǎo)體芯片的大規(guī)模生產(chǎn)過(guò)程中非常重要。