基于巴魯夫RFID的光伏的遠(yuǎn)程控制傳感器BIS VM-341-401-S4/BIS0130

BIS VM-341-401-S4/BIS0130在線監(jiān)測(cè)過(guò)程中檢測(cè)到的信號(hào)常存在高頻信號(hào)成分,高頻信號(hào)中含有豐富的局部放電信息,。目前電氣設(shè)備在線監(jiān)測(cè)系統(tǒng)采集數(shù)據(jù)采集間隔時(shí)間長(zhǎng),分析性能弱,因此急需將*的信號(hào)處理方法應(yīng)用于在線監(jiān)測(cè)系統(tǒng)中,采集更多數(shù)據(jù),從中提取更多有用的信息,逐步實(shí)現(xiàn)在監(jiān)測(cè)中學(xué)習(xí)的目的,。首先定義在線監(jiān)測(cè)系統(tǒng)傳感器采集的信號(hào)為高頻信號(hào),隨后介紹了發(fā)電機(jī)高頻信號(hào)兩級(jí)分析模型,即*行高頻信號(hào)特征分析,再選取特征信號(hào)進(jìn)行局部放電信號(hào)分析。然后對(duì)發(fā)電機(jī)歷史監(jiān)測(cè)數(shù)據(jù)進(jìn)行了總結(jié)分類(lèi),分析了高頻信號(hào)數(shù)據(jù)的特點(diǎn),。得出了一組高頻信號(hào)時(shí)域特征量,并使用該組特征量描述了不同種類(lèi)脈沖的特征,。本文接下來(lái)設(shè)計(jì)了高頻信號(hào)特征分析算法,該算法包括提取波形時(shí)域特征、分析提取結(jié)果,判斷波形存儲(chǔ)三個(gè)部分,。該算法模擬人眼識(shí)別信號(hào)的步驟,從原始信號(hào)中提取若干反應(yīng)波形信息的特征點(diǎn),再統(tǒng)計(jì)這些特征點(diǎn)的特征量,得到信號(hào)的時(shí)域特征,。本文引入波動(dòng)幅值分窗和相位分窗兩種方法判斷波形是否發(fā)生變化,并設(shè)計(jì)了相關(guān)的存儲(chǔ)策略。本文后對(duì)了高頻信號(hào)特征分析算法進(jìn)行了測(cè)試,。首先在MATLAB平臺(tái)上進(jìn)行仿真測(cè)試,驗(yàn)證算法提取結(jié)果的準(zhǔn)確性,。隨后將算法嵌入局部放電信號(hào)分析系統(tǒng),在實(shí)驗(yàn)室環(huán)境內(nèi)進(jìn)行測(cè)試,驗(yàn)證算法的準(zhǔn)確性、快速性與穩(wěn)定性,。后算法在現(xiàn)場(chǎng)環(huán)境下進(jìn)行測(cè)試,根據(jù)運(yùn)行情況評(píng)價(jià)了算法的實(shí)際效果,。

基于巴魯夫RFID的光伏的遠(yuǎn)程控制傳感器BIS VM-341-401-S4/BIS0130

BIS VM-341-401-S4/BIS0130數(shù)據(jù)采集存儲(chǔ)系統(tǒng)在測(cè)試領(lǐng)域中*,信息技術(shù)的快速發(fā)展使得數(shù)據(jù)流的傳輸速度越來(lái)越高,進(jìn)而推動(dòng)了數(shù)據(jù)采集存儲(chǔ)系統(tǒng)向著高速大容量的方向邁進(jìn)。本文結(jié)合實(shí)驗(yàn)室課題的具體要求,提出了一種針對(duì)達(dá)50MHz的高頻動(dòng)態(tài)編碼信號(hào)的高速采集存儲(chǔ)測(cè)試系統(tǒng)的實(shí)現(xiàn)方法,。根據(jù)待測(cè)信號(hào)的特征,對(duì)信號(hào)所需的處理環(huán)節(jié)和采樣理論進(jìn)行研究,從信號(hào)的傳輸方式,、芯片選型,及后期電路板層疊結(jié)構(gòu)和布局布線等方面考慮,規(guī)劃具體的硬件電路模塊,設(shè)計(jì)出高速采集存儲(chǔ)電路,主要由電源管理,、信號(hào)衰減、高速ADC,、高性能FPGA,、DDR3緩存和eMMC存儲(chǔ)部分組成。電路設(shè)計(jì)在Cadence平臺(tái)完成,通過(guò)OrCAD Capture CIS進(jìn)行原理圖設(shè)計(jì),結(jié)合Pspice對(duì)所設(shè)計(jì)的衰減電路進(jìn)行仿真驗(yàn)證,針對(duì)高頻信號(hào)的反射問(wèn)題,對(duì)傳輸線效應(yīng)進(jìn)行研究,在PCB SI平臺(tái)上對(duì)PCB中的關(guān)鍵單端信號(hào)和LVDS信號(hào)的多種阻抗匹配方式進(jìn)行拓?fù)浣Y(jié)構(gòu)提取和仿真,對(duì)比分析選取的匹配方式,并對(duì)高頻電路中電容的使用進(jìn)行仿真分析,另外從布局布線方面對(duì)高速電路中常見(jiàn)的串?dāng)_,、信號(hào)延遲,、電磁干擾等信號(hào)完整性問(wèn)題提出了具體改進(jìn)方法。在對(duì)系統(tǒng)邏輯的設(shè)計(jì)上,合理使用FPGA的內(nèi)部硬核資源,如鎖相環(huán),、FIFO及MCB等,簡(jiǎn)化開(kāi)發(fā)工作并能準(zhǔn)確的完成相關(guān)功能,。系統(tǒng)采用負(fù)延時(shí)采樣策略對(duì)觸發(fā)開(kāi)始之前的部分?jǐn)?shù)據(jù)進(jìn)行存儲(chǔ),保證待測(cè)信號(hào)有效部分的完整性,接收到觸發(fā)信號(hào)后,將數(shù)據(jù)先緩存到DDR3中,采集結(jié)束后再將數(shù)據(jù)轉(zhuǎn)存至eMMC,并對(duì)系統(tǒng)中所用DDR3和eMMC的操作規(guī)范和時(shí)序進(jìn)行研究,對(duì)關(guān)鍵的讀寫(xiě)操作進(jìn)行仿真分析。通過(guò)合理的硬件和邏輯設(shè)計(jì),實(shí)現(xiàn)采樣頻率達(dá)500MHz,8bit位寬的信號(hào)采集存儲(chǔ)測(cè)試系統(tǒng),并模擬測(cè)試,后對(duì)實(shí)驗(yàn)測(cè)試數(shù)據(jù)進(jìn)行分析,根據(jù)測(cè)試結(jié)果對(duì)所設(shè)計(jì)采集系統(tǒng)進(jìn)一步的優(yōu)化,。

 BIS00ZA    BIS M-626-069-A01-06-ST32
BIS011P    BIS M-628-075-A01-03-ST34
BIS00HM    BIS M-688-001
BIS00LY    BIS M-699-052-050-03-ST11
BAE00E3    BIS M-810-0-002-D-0-0039
BAE008R    BIS M-810-0-002-X-0-0030
BAE008J    BIS M-810-0-003
BAE008K    BIS M-811-0-003
BAE00E7    BIS M-812-0-002-X-0-0040
BAE008L    BIS M-812-0-003
BAE00M1    BIS M-870-1-008-X-001
BAE00CC    BIS M-870-1-008-X-004
BAE00L3    BIS M-870-1-008-X-005
BAE00U1    BIS M-871-1-008-X-001
BAE00K8    BIS M-873-1-002-D-000-1012
BAE00F0    BIS M-873-1-008-X-001
BAE00E9    BIS M-873-1-008-X-004
BAE00KL    BIS M-873-1-008-X-005