隨著工藝技術從40 nm向28 nm的發(fā)展,，不可避免的尺度效應改變了基本單元的電特性——芯片設計人員必須采用的晶體管和互聯(lián)導線,。這些新的晶體管級難題也導致了系統(tǒng)級IC體系結構,、實現以及性能的改變,。這些芯片級變化建立了新領域,，系統(tǒng)設計人員必須在其中開辟新途徑。

　　IC面市以來,，工藝尺度一直在不斷進展,。在每一新工藝代,，zui小特征尺寸都減小了大約三分之一，zui小的晶體管占據的面積也減小了兩倍,。同時,，數字電路的zui大時鐘頻率在增大，功耗也在降低,，其變化都相對穩(wěn)定,。那么，在每一新工藝代,，芯片設計人員能夠為系統(tǒng)開發(fā)人員提供新IC,，集成了更多的功能，速度更快,，而功耗更低,。但是，這些都一去不復返了,。

　　今天,，為了減小晶體管的尺寸，工藝開發(fā)人員不得不提供給芯片設計人員涉及到速度,、功耗和成本的一系列復雜條件,。芯片設計人員必須采用他們所有的工具，包括新的電路設計,、新體系結構方法,，并對算法進行根本的修改，以便能夠以相競爭的價格繼續(xù)實現更好的性能,，而功耗在可接受范圍內,。目前為止，這些方法是有效的,，但是系統(tǒng)設計人員對此并不了解,。28-nm工藝代的確是系統(tǒng)設計的新時代：在這一時代，系統(tǒng)設計人員必須理解提供硅片的芯片設計人員面臨的難題及其決定,。

　　簡單尺度的結束

　　工藝工程師認為,，基本問題在于隨著晶體管尺寸的減小，互聯(lián)部分越來越短,，電信號特性也在不斷變化,。隨著晶體管的減小，它們無法自動提高速度,，而是開始泄漏,。那么，在28 nm,，設計人員看到晶體管不再像以前那樣在各方面都繼續(xù)提升性能,，而是出現了復雜的變化,。您可以簡單的減小40-nm硅氮氧化物柵極晶體管的尺寸，實現相對較低的圓晶成本,。但是,，您既不能實現zui高速率，也不能實現zui低功耗,。您可以通過應變工程提高速度,，采用高k/金屬柵極（HKMG）堆減小泄漏電流，但是增加了成本,。在一定程度上,，您可以通過改變工作電壓來綜合考慮功耗問題,。您可以通過控制晶體管的閾值電壓,，或者設計修改，應用體偏置,，犧牲速度以減小泄漏電流,。但是，對于所有應用,，沒有一個*平衡點,，能夠以zui低功耗實現速度zui快的晶體管。

本文來自：我愛研發(fā)網（52RD.com） - R&D大本營