告訴你怎么樣做塊好的PCB板

大家都知道理做PCB板就是把設(shè)計好的原理圖變成塊實實在在的PCB電路板,請別小看這過程,有很多原理上行得通的東西在工程中卻難以實現(xiàn),或是別人能實現(xiàn)的東西另些人卻實現(xiàn)不了,因此說做塊PCB板不難,但要做好塊PCB板卻不是件的事情。

微電子領(lǐng)域的兩大難點(diǎn)在于頻信號和微弱信號的處理,在這方面PCB制作水平就顯得尤其重要,同樣的原理設(shè)計,同樣的元器件,不同的人制作出來的PCB就具有不同的結(jié)果,那么如何才能做出塊好的PCB板呢?根據(jù)我們以往的經(jīng)驗,想就以下幾方面談?wù)勛约旱目捶?

:要明確設(shè)計目標(biāo)

接受到個設(shè)計任務(wù),先要明確其設(shè)計目標(biāo),是普通的PCB板,、頻PCB板、小信號處理PCB板還是既有頻率又有小信號處理的PCB板,，如果是普通的PCB板,只要做到布局布線合理整齊,機(jī)械尺寸無誤即可,如有中負(fù)載線和長線,就要采用的手段進(jìn)行處理,減輕負(fù)載,長線要加強(qiáng)驅(qū)動,重點(diǎn)是防止長線反射,。 當(dāng)板上有過40MHz的信號線時，就要對這些信號線進(jìn)行特殊的考慮,，比如線間串?dāng)_等問題,。如果頻率些，對布線的長度就有嚴(yán)格的,，根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論,，速電路與其連線間的相互作用是決定因素，在系統(tǒng)設(shè)計時不能忽略,。隨著門傳輸速度的提,，在信號線上的反對將會相應(yīng)增加，相鄰信號線間的串?dāng)_將成正比地增加,，通常速電路的功耗和熱耗散也都很大,，在做速PCB時應(yīng)引起足夠的重視。

當(dāng)板上有毫伏甚至微伏的微弱信號時,，對這些信號線就需要特別的關(guān)照,，小信號由于太微弱，受到其它強(qiáng)信號的干擾,，措施常常是必要的,，否則將大大降低信噪比。以致于有用信號被噪聲淹沒,，不能地提取出來,。

對板子的調(diào)測也要在設(shè)計階段加以考慮，測試點(diǎn)的物理位置,，測試點(diǎn)的等因素不可忽略,，因為有些小信號和頻信號是不能直接把探頭加上去進(jìn)行測量的,。

此外還要考慮其他些相關(guān)因素，如板子層數(shù),，采用元器件的封裝外形,，板子的機(jī)械強(qiáng)度等。在做PCB板子前,，要做出對該設(shè)計的設(shè)計目標(biāo)心中有數(shù),。

二。了解所用元器件的功能對布局布線的要求

我們知道,，有些特殊元器件在布局布線時有特殊的要求,，比如LOTI和APH所用的模擬信號放大器，模擬信號放大器對電源要求要平穩(wěn),、紋波小,。模擬小信號部分要盡量遠(yuǎn)離功率器件。在OTI板上,，小信號放大部分還加有罩,，把雜散的電磁干擾給掉。NTOI板上用的GLINK芯片采用的是ECL工藝,，功耗大發(fā)熱厲害,，對散熱問題必須在布局時就必須進(jìn)行特殊考慮，若采用自然散熱,，就要把GLINK芯片放在空氣流通比較順暢的地方,，而且散出來的熱量還不能對其它芯片構(gòu)成大的影響。如果板子上裝有喇叭或其他大功率的器件,，有可能對電源造成嚴(yán)重的污染這點(diǎn)也應(yīng)引起足夠的重視.

三. 元器件布局的考慮

元器件的布局先要考慮的個因素就是電能，把連線關(guān)系密切的元器件盡量放在起,，尤其對些速線,，布局時就要使它盡可能地短，功率信號和小信號器件要分開,。在電路能的前提下,，還要考慮元器件擺放整齊、美觀,，便于測試,，板子的機(jī)械尺寸，插座的位置等也需認(rèn)真考慮,。

速系統(tǒng)中的接地和互連線上的傳輸延遲時間也是在系統(tǒng)設(shè)計時先要考慮的因素,。信號線上的傳輸時間對總的系統(tǒng)速度影響很大，特別是對速的ECL電路,，雖然集成電路塊本身速度很,，但由于在底板上用普通的互連線（每30cm線長約有2ns的延遲量）帶來延遲時間的增加,，可使系統(tǒng)速度大為降低.象移位寄存器，同步計數(shù)器這種同步工作部件放在同塊插件板上,，因為到不同插件板上的時鐘信號的傳輸延遲時間不相等,，可能使移位寄存器產(chǎn)主錯誤，若不能放在塊板上,，則在同步是關(guān)鍵的地方,，從公共時鐘源連到各插件板的時鐘線的長度必須相等。

四,，對布線的考慮

隨著OTNI和星形光纖網(wǎng)的設(shè)計完成,，以后會有多的100MHz以上的具有速信號線的板子需要設(shè)計，這里將介紹速線的些基本概念,。

1．傳輸線

印制電路板上的條“長”的信號通路都可以視為種傳輸線,。如果該線的傳輸延遲時間比信號上升時間短得多，那么信號上升期間所產(chǎn)主的反射都將被淹沒,。不再呈現(xiàn)過沖,、反沖和振鈴，對現(xiàn)時大多數(shù)的MOS電路來說,，由于上升時間對線傳輸延遲時間之比大得多,，所以走線可長以米計而無信號失真。而對于速度較快的邏輯電路,，特別是速ECL

集成電路來說,，由于邊沿速度的增快，若無其它措施,，走線的長度必須大大縮短,，以保持信號的完整。

有兩種方法能使速電路在相對長的線上工作而無嚴(yán)重的波形失真,，TTL對下降邊沿采用肖特基二管箝位方法,，使過沖量被箝制在比地電位低個二管壓降的電平上，這就減少了后面的反沖幅度,，較慢的上升邊緣允許有過沖,，但它被在電平“H”狀態(tài)下電路的相對的輸出阻抗（50～80Ω）所衰減。此外,，由于電平“H”狀態(tài)的抗擾度較大,，使反沖問題并不十分突出，對HCT系列的器件,，若采用肖特基二管箝位和串聯(lián)電阻端接方法相結(jié)合,，其改善的效果將會加明顯。

當(dāng)沿信號線有扇出時，在較的位速率和較快的邊沿速率下,，上述介紹的TTL整形方法顯得有些不足,。因為線中存在著反射波，它們在位速率下將趨于合成,，從而引起信號嚴(yán)重失真和能力降低,。因此，為了解決反射問題,，在ECL系統(tǒng)中通常使用另外種方法：線阻抗匹配法,。用這種方法能使反射受到，信號的完整得到,。

嚴(yán)格他說,，對于有較慢邊沿速度的常規(guī)TTL和CMOS器件來說，傳輸線并不是十分需要的.對有較快邊沿速度的速ECL器件,，傳輸線也不總是需要的,。但是當(dāng)使用傳輸線時，它們具有能預(yù)測連線時延和通過阻抗匹配來反射和振蕩的優(yōu)點(diǎn),。1

決定是否采用傳輸線的基本因素有以下五個,。它們是： （1）系統(tǒng)信號的沿速率， （2）連線距離 （3）容負(fù)載（扇出的多少）,， （4）電阻負(fù)載（線的端接方式）,； （5）允許的反沖和過沖百分比（交流抗擾度的降低程度）。

2．傳輸線的幾種類型

（1） 同軸電纜和雙絞線：它們經(jīng)常用在系統(tǒng)與系統(tǒng)之間的連接,。同軸電纜的特阻抗通常有50Ω和75Ω,，雙絞線通常為110Ω。

（2）印制板上的微帶線

微帶線是根帶狀導(dǎo)（信號線）．與地平面之間用種電介質(zhì)開,。如果線的厚度,、寬度以及與地平面之間的距離是可的，則它的特阻抗也是可以的,。微帶線的特阻抗Z0為：

式中：【Er為印制板介質(zhì)材料的相對介電常數(shù)

6為介電質(zhì)層的厚度

W為線的寬度

t為線的厚度

單位長度微帶線的傳輸延遲時間,，取決于介電常數(shù)而與線的寬度或間隔無關(guān)。

（3）印制板中的帶狀線

帶狀線是條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線,。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的,，那么線的特阻抗也是可控的,，帶狀線的特阻抗乙為:

式中：b是兩塊地線板間的距離

W為線的寬度

t為線的厚度

同樣，單位長度帶狀線的傳輸延遲時間與線的寬度或間距是無關(guān)的,；取決于所用介質(zhì)的相對介電常數(shù),。

3．端接傳輸線

在條線的接收端用個與線特阻抗相等的電阻端接，則稱該傳輸線為并聯(lián)端接線。它主要是為了獲得的電能,，包括驅(qū)動分布負(fù)載而采用的,。

有時為了節(jié)省電源消耗，對端接的電阻上再串接個104電容形成交流端接電路,，它能地降低直流損耗,。

在驅(qū)動器和傳輸線之間串接個電阻，而線的終端不再接端接電阻,，這種端接方法稱之為串聯(lián)端接,。較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接來.串聯(lián)阻尼是利用個與驅(qū)動門輸出端串聯(lián)的小電阻（般為10～75Ω）來實現(xiàn)的.這種阻尼方法適合與特阻抗來受的線相聯(lián)用（如底板布線，無地平面的電路板和大多數(shù)繞接線等,。

串聯(lián)端接時串聯(lián)電阻的值與電路（驅(qū)動門）輸出阻抗之和等于傳輸線的特阻抗.串聯(lián)聯(lián)端接線存在著只能在終端使用集總負(fù)載和傳輸延遲時間較長的缺點(diǎn).但是,，這可以通過使用多余串聯(lián)端接傳輸線的方法加以克服。

4．非端接傳輸線

如果線延遲時間比信號上升時間短得多,，可以在不用串聯(lián)端接或并聯(lián)端接的情況下使用傳輸線,，如果根非端接線的雙程延遲（信號在傳輸線上往返次的時間）比脈沖信號的上升時間短，那么由于非端接所引起的反沖大約是邏輯擺幅的15％,。zui大開路線長度近似為：

Lmax＜tr/2tpd

式中：tr為上升時間

tpd為單位線長的傳輸延遲時間

5．幾種端接方式的比較

并聯(lián)端接線和串聯(lián)端接線都各有優(yōu)點(diǎn),，究竟用哪種，還是兩種都用,，這要看設(shè)計者的愛好和系統(tǒng)的要求而定,。 并聯(lián)端接線的主要優(yōu)點(diǎn)是系統(tǒng)速度快和信號在線上傳輸完整無失真。長線上的負(fù)載既不會影響驅(qū)動長線的驅(qū)動門的傳輸延遲時間,，又不會影響它的信號邊沿速度,，但將使信號沿該長線的傳輸延遲時間增大。在驅(qū)動大扇出時,，負(fù)載可經(jīng)分支短線沿線分布,，而不象串聯(lián)端接中那樣必須把負(fù)載集總在線的終端。

串聯(lián)端接方法使電路有驅(qū)動幾條平行負(fù)載線的能力,，串聯(lián)端接線由于容負(fù)載所引起的延遲時間增量約比相應(yīng)并聯(lián)端接線的大倍,，而短線則因容負(fù)載使邊沿速度放慢和驅(qū)動門延遲時間增大，但是,，串聯(lián)端接線的串?dāng)_比并聯(lián)端接線的要小,，其主要原因是沿串聯(lián)端接線傳送的信號幅度是二分的邏輯擺幅，因而開關(guān)電流也只有并聯(lián)端接的開關(guān)電流的半,，信號能量小串?dāng)_也就小,。

二PCB板的布線

做PCB時是選用雙面板還是多層板，要看zui工作頻率和電路系統(tǒng)的復(fù)雜程度以及對組裝密度的要求來決定,。在時鐘頻率過200MHZ時選用多層板,。如果工作頻率過350MHz,，選用以聚四氟乙烯作為介質(zhì)層的印制電路板，因為它的頻衰耗要小些,，寄生電容要小些,，傳輸速度要快些，還由于Z0較大而省功耗,，對印制電路板的走線有如下原則要求

（1）平行信號線之間要盡量留有較大的間隔,，以減少串?dāng)_。如果有兩條相距較近的信號線,，在兩線之間走條接地線,，這樣可以起到作用。

（2） 設(shè)計信號傳輸線時要避免急拐彎,，以防傳輸線特阻抗的突變而產(chǎn)生反射,，要盡量設(shè)計成具有尺寸的均勻的圓弧線。

印制線的寬度可根據(jù)上述微帶線和帶狀線的特阻抗計算公式計算,，印制電路板上的微帶線的特阻抗般在50～120Ω之間,。要想得到大的特阻抗，線寬必須做得很窄,。但很細(xì)的線條又不制作,。綜合因素考慮，般選擇68Ω左右的阻抗值比較合適,，因為選擇68Ω的特阻抗,，可以在延遲時間和功耗之間達(dá)到*平衡。條50Ω的傳輸線將消耗多的功率,；較大的阻抗固然可以使消耗功率減少,，但會使傳輸延遲時間憎大。由于負(fù)線電容會造成傳輸延遲時間的增大和特阻抗的降低,。但特阻抗很低的線段單位長度的本征電容比較大,，所以傳輸延遲時間及特阻抗受負(fù)載電容的影響較小。具有適當(dāng)端接的傳輸線的個重要特征是,，分枝短線對線延遲時間應(yīng)沒有什么影響,。當(dāng)Z0為50Ω時。分枝短線的長度必須在2．5cm以內(nèi)．以免出現(xiàn)很大的振鈴,。

（4）對于雙面板（或六層板中走四層線）．電路板兩面的線要互相垂直,，以防止互相感應(yīng)產(chǎn)主串?dāng)_。

（5）印制板上若裝有大電流器件,，如繼電器,、指示燈、喇叭等,，它們的地線要分開單走，以減少地線上的噪聲，這些大電流器件的地線應(yīng)連到插件板和背板上的個立的地總線上去,，而且這些立的地線還應(yīng)該與整個系統(tǒng)的接地點(diǎn)相連接,。

（6）如果板上有小信號放大器，則放大前的弱信號線要遠(yuǎn)離強(qiáng)信號線,，而且走線要盡可能地短,，如有可能還要用地線對其進(jìn)行。